Основы проектирования на FPGA

Продолжительность обучения: 3 дня

Форма обучения:  день - с 10:00 до 17:00 

Стоимость обучения:

Для уточнения информации о стоимости, пожалуйста, свяжитесь с нами по телефону +7 (812) 777-70-80, доб. 283, контактное лицо - Кравчук Вячеслав.

Этот курс дает представление о методах создания эффективного дизайна при разработке проектов на ПЛИС фирмы Xilinx с использованием среды разработки Vivado Design Suite. Делается акцент на организации среды разработки Vivado и ее возможностях. Рассматриваются фундаментальные понятия логического синтеза и особенности временного анализа применительно к линейке ПЛИС Xilinx 7-ой серии.  

Курс рассчитан на лиц с техническим высшим или незаконченным высшим образованием.

Предварительные знания:

  • наличие представления о ПЛИС фирмы Xilinx и процессе их проектирования;
  • желателен начальный опыт проектирования ПЛИС фирмы Xilinx;
  • также рекомендуется предварительно пройти курс “ Введение в среду проектирования Vivado design suite”.

Обучение позволит:

  • знать архитектурные ресурсы линейки ПЛИС Xilinx 7-ой серии;
  • ориентироваться в доступных в Vivado IDE процессах разработки (design flows);
  • ориентироваться в типах файлов (HDL, XDC, simulation);
  • анализировать проект с помощью схематичного и иерархичного средств отображения;
  • производить синтез и имплементацию HDL-дизайна;
  • использовать отчеты для анализа проекта по времени, питанию, занимаемым ресурсам (utilization, timing, power reports);
  • создавать специальные программные блоки с использованием библиотеки программных ядер (IP Library utility);
  • назначать базовые временные ограничения (basic timing constraints);
  • использовать базовые Tcl-отчеты (Tcl-based reports);
  • знать особенности синхронной методологии проектирования;
  • использовать отчеты встроенного временного анализатора (STA reports);
  • знать принципы конфигурации ПЛИС.

Аннотация курса: 

Тема 1. Вводная часть курса
Тема 2. Обзор среды Vivado Design Suite
Тема 3. Синтез, сборка и временные ограничения в среде Vivado Design Suite
Тема 4. Работа с ресурсами ПЛИС 7-ой серии
Тема 5. Работа с IP-ядрами в IP Integrator
Тема 6. Использование временных ограничений XDC и анализ отчетов производительности проекта по времени

Слушатели обеспечиваются материалами, содержащими описания пройденных лабораторных работ.

Лабораторные работы выполняются на отладочной плате Nexys 4, содержащей ПЛИС семейства Artix 7.

Для уточнения информации, пожалуйста, свяжитесь с нами:

+7(812) 777-70-80, доб. 328, Кравчук Вячеслав

E-mail: v.kravchuk@oessp.ru

+7(812) 777-70-80, доб. 321, Елманов Юрий

E-mail: yu.elmanov@oessp.ru