Основы проектирования на FPGA

Форма обучения:

3 дня

с 10:00 до 17:00

Этот курс дает представление о методах создания эффективного дизайна при разработке проектов на ПЛИС фирмы Xilinx с использованием среды разработки Vivado Design Suite. Делается акцент на организации среды разработки Vivado и ее возможностях. Рассматриваются фундаментальные понятия логического синтеза и особенности временного анализа применительно к линейке ПЛИС Xilinx 7-ой серии.  

 

Курс рассчитан на лиц с техническим высшим или незаконченным высшим образованием.

 Предварительные знания:

  • наличие представления о ПЛИС фирмы Xilinx и процессе их проектирования;
  • желателен начальный опыт проектирования ПЛИС фирмы Xilinx;
  • также рекомендуется предварительно пройти курс “ Введение в среду проектирования Vivado design suite”.

Обучение позволит:

  • знать архитектурные ресурсы линейки ПЛИС Xilinx 7-ой серии;
  • ориентироваться в доступных в Vivado IDE процессах разработки (design flows);
  • ориентироваться в типах файлов (HDL, XDC, simulation);
  • анализировать проект с помощью схематичного и иерархичного средств отображения;
  • производить синтез и имплементацию HDL-дизайна;
  • использовать отчеты для анализа проекта по времени, питанию, занимаемым ресурсам (utilization, timing, power reports);
  • создавать специальные программные блоки с использованием библиотеки программных ядер (IP Library utility);
  • назначать базовые временные ограничения (basic timing constraints);
  • использовать базовые Tcl-отчеты (Tcl-based reports);
  • знать особенности синхронной методологии проектирования;
  • использовать отчеты встроенного временного анализатора (STA reports);
  • знать принципы конфигурации ПЛИС.

 

Слушатели обеспечиваются материалами, содержащими описания пройденных лабораторных работ.

Лабораторные работы выполняются на отладочной плате Nexys 4, содержащей ПЛИС семейства Artix 7.